邊界掃描測試的過(guò)程組成和仿真測試應用
當前，PCB是越來(lái)越復雜，不言而喻，想要獲得滿(mǎn)意的測試覆蓋范圍也更困難了。而且每種測試方法都有其固有的局限性。于是，測試工程師們不得不另辟蹊徑，將幾種技術(shù)組合起來(lái)以達到他們所要求的測試覆蓋范圍。這正是IEEE 1149.1邊界掃描（俗稱(chēng)JTAG）和微處理器仿真測試所追求的。邊界掃描和處理器基仿真測試有各自的應用領(lǐng)域，每種技術(shù)都能達到某種程度的測試覆蓋范圍。然而將兩種技術(shù)無(wú)縫地組合在一起，就有可能達到更高的總測試覆蓋范圍，是任何一種單獨技術(shù)無(wú)法比擬的。 電導度計| PH計| 酸堿計| 糖度計| 鹽度計| 酸堿度計| 電導計| 水分測定儀| 濁度計
若將傳統的JTAG結構性測試和處理器基功能仿真測試組合起來(lái)，提高了測試覆蓋范圍，從而可以簡(jiǎn)化測試，簡(jiǎn)化程度取決于所采用的其它測試方法，如電路內測試（ICT）、自動(dòng)光學(xué)檢查（AOT）、或飛行探針?lè )�。確實(shí)，即便工程上存在缺陷，如電路板上不合適的可測試性設計（DFT）性能等，也可以得到一定程度的彌補。 
邊界掃描
符合IEEE1149.1邊界掃描標準的半導體器件，在器件四周有一組串行移位寄存器，邊界掃描這個(gè)術(shù)語(yǔ)因此得名。在邊界掃描芯片上，每個(gè)主輸入信號和主輸出信號都設置有一個(gè)稱(chēng)為邊界掃描單元的多用途存儲單元（圖1）.

圖1 帶邊界掃描單元半導體器件的方框圖

在PCB設計上，將各個(gè)芯片的邊界掃描單元串接成并行輸入，并行輸出的移位寄存器。數據可在每個(gè)邊界掃描單元的輸入、輸出上捕獲，或串行地掃描通過(guò)整個(gè)單元鏈。這個(gè)鏈路稱(chēng)為邊界掃描路徑，或簡(jiǎn)稱(chēng)為掃描路徑。
在器件級，邊界掃描路徑與路徑上連接的任何器件的功能完全沒(méi)有關(guān)系。
邊界掃描測試由下列過(guò)程組成：
·激勵數據串行移入邊界掃描單元。
·將激勵數據并行加到電路。
·并行地捕獲電路產(chǎn)生的測試結果。
·沿著(zhù)掃描路徑串行移出寄存器的數據并分析測試結果。
對PCB設計，可通過(guò)全程掃描路徑對器件的互連進(jìn)行特殊的測試。測試過(guò)程為：首先使用測試數據輸入（TDI）移位輸入操作，將激勵值加載到相應的器件輸出掃描單元。其次，使用更新操作加入激勵數據。然后運行捕獲操作，在器件輸入單元捕獲響應數據。最后，調用測試數據輸出（TDO）移位輸出操作將響應值移出。這類(lèi)JTAG測試能確認電路板結構的完整性。如果電路板設計者想從邊界掃描中獲得最大可能的利益，那么電路設計應反映出邊界掃描的特點(diǎn)。事實(shí)上，這些DFT的特性要求是易懂易行，可以很容易設計在電路板上。
理想地，所有電路板上邊界掃描器件應連接在一條單一的掃描路徑上；雖然有時(shí)不得不安排幾條掃描路徑，這也是情有可原的。要是讓設計人員在非邊界掃描和實(shí)現了1149.1規范器件之間進(jìn)行抉擇，選擇后者將增加JTAG能驗證的電路板上網(wǎng)格數量。此外，將邊界掃描信號緩沖設在電路板的測試訪(fǎng)問(wèn)口（TAP）處，信號在該口進(jìn)入和取出電路板，將有助于減輕電路板與連接至測試站的電纜之間的阻抗失配。這也能在進(jìn)行測試時(shí)將電路板保持在安全的狀態(tài)。
由于邊界掃描是一種數字技術(shù)，無(wú)法用來(lái)測試模擬或混合信號電路。目前正在研發(fā)能驗證混合信號的IEEE1149.1標準，但迄今為止，這個(gè)標準還未在器件中廣泛使用。因此，出現模擬或混合器件時(shí)，為了彌補JTAG數字性能的不足，應補充相應的測試技術(shù)，不然，測試覆蓋范圍就不完整。ICT、生產(chǎn)失效性分析（MDA）和功能測試與JTAG是相輔相成的。實(shí)施這些各具特色的方法，能增加模擬和混合電路的測試覆蓋范圍。
仿真測試
仿真測試始于上個(gè)世紀八十年代，是在總線(xiàn)基PCB上實(shí)現的。典型地，仿真器替代了電路上某個(gè)器件，并提供硬件輔助的軟件代碼糾錯。三種主要的仿真類(lèi)型包括：處理器仿真、ROM仿真，以及BUS仿真。
使用處理器仿真，仿真器替代PCB插座上的處理器，然后對內存和I/O進(jìn)行充分的讀/寫(xiě)訪(fǎng)問(wèn)。ROM仿真則替代引導ROM，用診斷代碼替代處理器的正常引導代碼�？偩�(xiàn)仿真器連接至邊緣連接器的總線(xiàn)插槽，通過(guò)它實(shí)現板上讀/寫(xiě)總線(xiàn)周期測試。
這些仿真技術(shù)經(jīng)歷了一段曲折的道路。它在上世紀八十年代和九十年代初大肆流行，但隨后又因處理器速度的增加和插座上ROM與處理器數量的減少而漸漸銷(xiāo)聲匿跡。近年來(lái)，由于各類(lèi)微處理器都增強了糾錯能力以及設置了1149.1邊界掃描接口，仿真技術(shù)又出現了復蘇的跡象。此外，在眾多PCB上增設了邊界掃描，也為仿真技術(shù)提供了標準的接入方法。
片上仿真器的糾錯功能通常是通過(guò)處理器的1149.1TAP接口訪(fǎng)問(wèn)的。TAP被仿真器使用時(shí)，由于有時(shí)還包括附加的2條或3條復位、電源和控制功能控制線(xiàn)，因而稱(chēng)為擴展的JTAG(EJTAG)口。眾多廣泛使用的微處理器都設有片上JTAG接口，這些處理器包括Intel Pentium處理器系列；Intel XScale處理器;以及AMD Athlon。盡管各類(lèi)處理器TAP的方法各不相同，但新的IEEE-ISTO5001標準已顯露出某種潛在的標準化趨勢。為了實(shí)現處理器基仿真測試，處理器設計人員已擴充了1149.1指令集，使其包含了供應商專(zhuān)用的指令，允許仿真器控制處理器芯核。測試應用利用處理器上JTAG接口來(lái)控制處理器，反過(guò)來(lái)，處理器又可與片上調試硬件功能互動(dòng)。片上調試功能通常有：處理器停機、從內存和I/O讀/寫(xiě)、設置斷點(diǎn)、單步探索代碼以及實(shí)施代碼跟蹤。這些功能既可用于低級軟件調試，又可用于處理器能訪(fǎng)問(wèn)的全部器件和總線(xiàn)的功能測試。
更理想的測試覆蓋范圍
邊界的掃描測試和處理器基仿真測試相輔相成，在一個(gè)系統內將兩種技術(shù)組合在一起，極大地增加了待測PCB的測試覆蓋范圍。我們以一個(gè)處理器基的電路板（圖2）為例來(lái)說(shuō)明如何用一個(gè)JTAG口來(lái)完成兩種測試技術(shù)。CPU設有1149.1邊界掃描接口。能實(shí)現邊界掃描測試的器件有PCI橋、存儲器控制ASIC、Ethernet控制器和I/O CPLD。測試數據由CAD自動(dòng)生成的，診斷限于節點(diǎn)級，能識別開(kāi)路和短路的正確位置。此外，也可以進(jìn)行SDRAM和閃存的結構性缺陷測試。SDRAM、閃存、視頻控制器、VRAM和16通道A/D是CPU仿真測試范圍。測試手動(dòng)或半自動(dòng)。該測試是功能性的，主要識別失效的功能而不針對節點(diǎn)。

圖2 典型的微處理器基電路板方框圖 

同一個(gè)邊界掃描口可用于兩種測試方法，使結構性測試與功能性測試之間的交換是無(wú)縫的。且從上面的論述可知，掃描測試和仿真測試是相輔相成的。例如存儲器件即可使用邊界掃描，也可使用處理器基仿真，但只有前者能驗證存儲器件之間的結構性互連。另一方面，仿真測試是按實(shí)際工作頻率全速進(jìn)行的，且能驗證裝載的軟件版本，保證電路板是在自己的軟件引導下工作的�？傊�，使用組合方法就可優(yōu)化測試覆蓋范圍，縮短研發(fā)周期。
在一個(gè)系統中組合兩種測試技術(shù)，還能更廣泛應用在產(chǎn)品生存期的各個(gè)階段。過(guò)去，邊界掃描通常部署在產(chǎn)品的研發(fā)階段，用它來(lái)糾錯原型電路板，在組裝和生產(chǎn)階段來(lái)確定并診斷結構性缺陷。處理器仿真則廣泛地用作功能性測試，幫助現場(chǎng)維修人員糾錯并診斷有故障的微處理器板。具有兩種技術(shù)的組合測試平臺讓兩種測試技術(shù)用于過(guò)去無(wú)法使用的產(chǎn)品生存期的各個(gè)階段。例如，邊界掃描也可用于生產(chǎn)階段有故障電路板的維修，在追尋有問(wèn)題系統的原因時(shí)，它也是仿真測試的輔助手段。
結語(yǔ)
由于電路板的多樣性，任何一種測試方法都很難提供滿(mǎn)意的測試覆蓋范圍。將互補的測試方法組合在一起，就有可能增加測試覆蓋范圍。然而隨之而來(lái)的問(wèn)題是，哪些測試方法更有利于組合。選擇邊界掃描測試和處理器仿真測試是因為兩者都能使用JTAG接口。更重要的是，它們的功能是相輔相成的。邊界掃描驗證PCB的結構完整性；仿真測試能測試各類(lèi)器件的電路板上功能塊的功能性。這樣，將兩種技術(shù)組合在一起，就能簡(jiǎn)化整個(gè)PCB的測試過(guò)程，提高測試手段的生產(chǎn)效率。