邏輯電路的“狀態(tài)”是指數據有效時(shí)總線(xiàn)或線(xiàn)路的某個(gè)樣點(diǎn)。以簡(jiǎn)單的“D”觸發(fā)電路為例。只有在正向時(shí)鐘邊沿出現時(shí)，“D”輸入上的數據才會(huì ) 有效。因此，觸發(fā)器的狀態(tài)是正時(shí)鐘邊沿發(fā)生的時(shí)候。假設同時(shí)有八個(gè)這樣的觸發(fā)器，所有觸發(fā)器都連接到同一個(gè)時(shí)鐘信號上。在時(shí)鐘線(xiàn)路上發(fā)生正跳變時(shí)，所有八個(gè)觸發(fā)器將捕獲“D”輸入上的數據。每次時(shí)鐘線(xiàn)路上有正跳變時(shí)，狀態(tài)會(huì )再次發(fā)生。這八條線(xiàn)路類(lèi)似于一條微處理器總線(xiàn)。如果把一臺狀態(tài)分析儀連接到這八條線(xiàn)路上，告訴狀態(tài)分析儀在時(shí)鐘線(xiàn)路上出現正跳變時(shí)采集數據，那么分析儀將采集數據。狀態(tài)分析儀將不會(huì )捕獲輸入上的任何活動(dòng)，除非時(shí)鐘變高。定時(shí)分析儀有一個(gè) 內部時(shí)鐘控制采樣，因此它以異步方式對被測系統采樣。狀態(tài)分析儀以同步方式對系統采樣，因為它從系統中獲得采樣時(shí)鐘。狀態(tài)分析儀一般以列表格式顯示數據，定時(shí)分析儀則作為波形圖顯示數據。

　　在定時(shí)分析儀中，采樣由單個(gè)內部時(shí)鐘控制，因此操作非常簡(jiǎn)單。但在微處理器領(lǐng)域中，一個(gè)系統可能會(huì )有多個(gè)時(shí)鐘。假設工程師希望觸發(fā)RAM中 的某個(gè)地址，查看這個(gè)地址中存儲的數據。假設系統使用Zilog Z80。為使用狀態(tài)分析儀從Z80中捕獲地址，必須在MREQ線(xiàn)路變低時(shí)捕獲。而為捕獲數據，分析儀應在寫(xiě)入周期(WR)線(xiàn)路變低或在讀取周期(RD)變 低時(shí)采樣。某些處理器復用同一條線(xiàn)路上的數據和地址。分析儀必須能夠從同一線(xiàn)路、但從不同時(shí)鐘中輸入時(shí)鐘信息。

 

　　在讀取或寫(xiě)入周期中，Z80先把一個(gè)地址放在地址總線(xiàn)上，然后確認MREQ，表明這個(gè)地址對存儲器讀取或寫(xiě)入是有效的。最后，確認RD或 WR線(xiàn)路，具體視操作是讀取還是寫(xiě)入而定。只有在總線(xiàn)上的數據有效后，才確認WR線(xiàn)路。因此，定時(shí)分析儀作為解復用器操作，在適當的時(shí)間捕獲地址，然后捕捉同一線(xiàn)路上發(fā)生的數據。

　　與定時(shí)分析儀一樣，狀態(tài)分析儀能夠判定希望存儲的數據質(zhì)量。如果在地址總線(xiàn)上查找某個(gè)由邏輯高和低組成的碼型，那么在找到碼型時(shí)，分析儀可以開(kāi)始存儲數據，一直存儲到分析儀存儲器已滿(mǎn)為止。

 

　　可以以十六進(jìn)制或二進(jìn)制格式顯示信息。把十六進(jìn)制解碼成匯編代碼可能會(huì )更有效。在處理器中，具體的十六進(jìn)制字符包括一條指令。大多數分析儀制造商設計了稱(chēng)為反匯編程序或反向匯編程序的軟件包。這些軟件包的工作是轉換十六進(jìn)制代碼，使它們閱讀起來(lái)更容易。

　　狀態(tài)分析儀擁有“序列等級”，協(xié)助進(jìn)行觸發(fā)和存儲。序列等級可以比單個(gè)觸發(fā)點(diǎn)更準確地判定數據存儲。這意味著(zhù)可以準確地縮小數據范圍，而不必存儲不需要的信息。序列等級通常采用下面的形式：

　　1 find xxxx
　　else on xxxx go to level x 2 then find xxxx
　　else on xxxx go to level x 3 trigger on xxxx

　　選擇性存儲是指只存儲較大的整個(gè)數據集合中的部分數據。例如，假設有一個(gè)匯編程序，計算某個(gè)數值的平方值。如果這個(gè)程序沒(méi)有正確計算平方值，那么用戶(hù)會(huì )告訴狀態(tài)分析儀捕獲該程序。首先，用戶(hù)要告訴分析儀找到這個(gè)程序的起點(diǎn)。在找到開(kāi)始地址時(shí)，它會(huì )尋找結束地址，同時(shí)存儲開(kāi)始地址和結束地址 之間的全部數據。在發(fā)現這個(gè)程序結束時(shí)，分析儀將停止存儲(不存儲任何狀態(tài))。

　　前面我們討論了示波器與定時(shí)分析儀和狀態(tài)分析儀之間的部分區別。在使用這些新工具之前，我們有必要提一下探測系統。邏輯分析儀探頭可以把大量的通道簡(jiǎn)便地連接到目標系統，但這要以降低被測信號的幅度精度為代價(jià)。傳統上，邏輯分析儀使用有源探頭適配夾，適配夾內置信號檢測電路，可以檢測8條通 道的電容，每條通道總共16pF。

　　在調試中，到數字系統的物理連接必須可靠、方便，為邏輯分析儀提供準確的數據，而且對被調試的目標系統的插入影響達到最小。常見(jiàn)的探測解決方案是每條電纜16條通道的無(wú)源探頭。每條通道兩端帶有100kΩ和8pF端子�？梢詮碾姎饨嵌茸钣行У乇容^無(wú)源探頭與示波器探頭。除體積小、可靠性高以 外，無(wú)源探測系統的優(yōu)勢在于，探頭剛好端接在目標系統的連接點(diǎn)上，從而避免了從較大有源適配夾到被測電路的導線(xiàn)所產(chǎn)生的額外寄生電容。結果，被測電路只“ 看到”8pF的負荷電容，而不是以前探測系統的16pF負荷電容。

　　把狀態(tài)分析儀連接到微處理器系統上要求一定的機械連接和時(shí)鐘選擇工作。記住，在總線(xiàn)上的數據或地址有效時(shí)，必須為狀態(tài)分析儀輸入時(shí)鐘。對某些微處理器，可能必須使用外部電路解碼多個(gè)信號，為狀態(tài)分析儀導出時(shí)鐘。分析探頭不僅為目標系統提供了快速、可靠、正確的機械連接，還提供了必要的電氣適 配功能，如時(shí)鐘輸入和解復用，以正確捕獲系統操作。